일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | 3 | 4 | 5 | 6 | 7 |
8 | 9 | 10 | 11 | 12 | 13 | 14 |
15 | 16 | 17 | 18 | 19 | 20 | 21 |
22 | 23 | 24 | 25 | 26 | 27 | 28 |
29 | 30 | 31 |
- 카카오 코테
- 프로그래머스
- nestjs typeorm
- 코테
- 알고리즘
- nestJS
- C++
- 가상면접사례로배우는대규모시스템설계기초
- python
- 해시
- 카카오 알고리즘
- C언어
- 카카오
- @Autowired
- 시스템호출
- spring boot
- nestjs auth
- 구조체배열
- 파이썬
- git
- 컴포넌트스캔
- Nodejs
- @Component
- Spring
- OpenCV
- 스프링
- thymeleaf
- 코딩테스트
- TypeORM
- AWS
- Today
- Total
목록# CS Study/Computer Architecture (5)
공부 기록장 💻
시스템 버스(System Bus) 버스(Bus) - 컴퓨터 시스템의 구성 요소들(CPU, 기억장치, I/O 장치들) 을 상호 연결해주는 중심 통로 버스 대역폭(Bus Bandwidth) - 버스의 속도를 나타내는 척도 - 단위 시간당 전송할 수 있는 데이터 양 - 버스 클록 주기 * 버스폭(BYTE단위) 버스 클록의 주파수가 50MHz(클록주기 20ns), 데이터 버스 폭이 64비트(8바이트)인 경우, 버스 대역 폭은 8 *(50*10^6) = 400[Mbytes/sec] - 버스 클록의 주기에 의해 결정 기능에 따른 버스의 종류 1. 데이터 버스(Data bus) - 시스템 요소들 사이에 데이터(값)를 전송하는데 사용되는 선들의 집합 - 양방향 전송(Bidirectional Transfer) - 버스 ..
컴퓨터구조론(생능출판사) 4장 - 제어 유니트 제어 유니트의 기능 1. 명령어 코드의 해독 2. 명령어 실행에 필요한 제어 신호들 발생 - 마이크로명령어(micro instruction) : 명령어 사이클의 각 주기에서 실행되는 마이크로-연산들에 대응되는 비트들로 이루어진 단어 - 마이크로프로그램(microprogram) : 마이크로명령어들의 집합 - 루틴(routine) : CPU의 특정 기능을 수행하기 위한 마이크로명령어들의 그룹 제어 유니트의 구조 제어 유니트의 내부 구성도 - 명령어 레지스터 -> 명령어 해독기 -> 제어 주소 레지스터(CAR) ( -> SBR) -> 제어 기억 장치 -> 제어 버퍼 레지스터(CBR) ( -> 순서 제어 모듈 -> CAR) -> 해독기 명령어 해독기(instruct..
컴퓨터 산술과 논리 연산 ALU의 구성 요소 - 산술 연산 장치: +, -, *, % 수행 - 논리 연산 장치 : 논리 연산(AND, OR, XOR, NOT 등) 수행 - 시프트 레지스터(shift register) : 비트들을 좌측, 우측으로 이동시키는 기능을 가진 레지스터 -> 플래그들 출력 - 보수기(complementer) : 2진 데이터를 2진 보수로 변환(음수화) - 상태 레지스터(status register) : 연산 결과의 상태를 나타내는 플래그(flag)들을 저장하는 레지스터 16-비트 부호화 크기 표현 +21 = 00010101 (8-비트 부호화-크기 표현) +21 = 0000000000010101 (16-비트 부호화-크기 표현) - 21 = 10010101 (8-비트 부호화-크기 표현..
명령어 파이프라이닝(Instruction Pipelining) CPU의 프로그램 처리 속도를 높이기 위해ㅣ CPU 내부 하드웨어를 여러 단계로 나누어 동시에 처리하는 기술 2-단계 명령어 파이프라인(Two-Stage Instruction Pipeline) 명령어를 실행하는 하드웨어를 1) 인출 단계(fetch stage), 2) 실행 단계(execute stage) 라는 두 개의 독립적인 파이프 라인 모듈로 분리한 파이프라인 기법이다. - 문제점 : 두 단게의 처리 시간이 동일하지 않으면 두 배의 속도 향상을 얻지 못하고 파이프라인의 효율이 저하된다. (fetch 단계와 execute 단계의 실행 속도 차이가 나므로 싱크가 맞지 않아 하나의 단계가 다른 단게가 끝마칠 때 까지 대기해야 하는 상황 발생) ..
CH2. CPU의 구조와 기능 CPU가 수행하는 세부적인 동작들의 순서 ((3)~(5) 과정은 명령어에 따라 필요한 경우에만 동작 수행) (1) 명령어 인출(Instruction Fetch) : 기억장치로부터 명령어를 읽어옴 (2) 명령어 해독(Instruction decode): 수행해야 할 동작을 결정하기 위해 명령어를 해독 (3) 데이터 인출(Data Fetch): 명령어 실행을 위해 데이터가 필요한 경우, 기억장치(Main Memory-RAM) 혹은 I/O장치(키보드, 파일 등)로부터 데이터를 읽어옴 (4) 데이터 처리(Data Process): 데이터에 대한 산술/논리 연산 수행 (5) 데이터 저장(Data Store): 수행 결과를 저장 2.1 CPU의 기본 구조 1. ALU(산술 논리 연산 ..